Бюджетные универсальные Модули АЦП / ЦАП E на шину USB

Модуль АЦП (рис3.10) содержит четыре входных аналоговых канала AIN3, AIN1, AIN2 и AIN3, мультиплексируемых на одну схему выборки/хранения и далее на АЦП. Опорное напряжение поступает извне через ножку RA3/AIN3/Vref или формируется внутри кристалла из Vdd в источнике опорного напряжения (ИОН).

Преобразователь использует принцип последовательного приближения. Восьмибитовый результат преобразования помещается в регистр ADRES (09h). Преобразования инициируются установкой управляющего бита (GO/DONE) в регистре ADCON0. До начала преобразования должен быть выбран нужный канал и обеспечено достаточное время для завершения выборки. Время преобразования есть функция периода генератора. Минимально возможное время преобразования 20 мкс. В конце преобразования бит GO/DONE очищается и активируется прерывание установкой в «»бита ADIF в регистре ADCON0. Ошибка преобразования не превышает +‑ 1 LSB для Vdd=5.12 В и Vref = Vdd. Разрешение и точность уменьшаются, когда Vref меньше Vdd.

CT – Делитель частоты DB – Шина данных

G – Внутренний RC-генератор ADCS0, ADCS1 – Выбор частоты преоб-

MUX – Мультиплексор разования

MUX – Мультиплексор PCFG0, PCFG1 – Выбор опорного

ИОН – Источник опорного напряжения напряжения

АЦП – Аналого-цифровой преобразова тель GO/DONE – Инициализация АЦП

ADCON0 – Регистр управления и стататуса АЦП CHS0, CHS1 – Выбор канала

ADCON1 – Регистр управления и конфигурации

АЦП ADIF –Конец преоразования

Рис. 3.10. Структурная схема модуля АЦП

Алгоритм работы АЦП в нормальном режиме следующий:

1. Выборка канала (запись <1>/<0> в биты CHS0 и CHS1 регистра АDCON0).

2. Инициализация АЦП (запись <1> в бит GO/DONE регистра АDCON0).

3.

Достопримечательности Антананариву

Задержка на время выборки (формирование сигнала выборка/хранение).

4. Запуск АЦП (формирование сигнала <Запуск АЦП>).

5. Преобразование (примерно 30 мс).

6. Конец преобразования:

— формирование сигнала прерывания (установка в <1> бита ADIF в регистре ADCON0 и сброс бита GO/DONE в регистре ADCON0);

— функционирование АЦП в режиме SLEEP.

Пункты 1 и 2 данного алгоритма реализуются программно, а пункты 3-6 аппаратно в модуле АЦП.

Тактирование АЦП осуществляется от своего собственного тактового генератора или от генератора OSC1, как показано в табл. 3.3.

Таблица 3.3

Тактирование АЦП

Управляющий бит ADCS1, ADCS0 Задержка (должна быть > 2 мкс )
2 tosc
8 tosc
32 tosc
trc (2..6 мкс, 4мкс номинал)

Время преобразования каждого бита занимает одинаковый интервал. Общее время измерения- 10 интервалов. Сам интервал должен быть не менее 2мкс. На низких частотах может быть выбран RC-генератор. Однако его частота существенно зависит от напряжения питания, температуры и других параметров (период от 2 до 6 мкс, номинал — 4 мкс).

Управляющий регистр и регистр статуса АЦП (ADCОN0) (Адрес 08h. Значение при включении питания = 00H) имеет следующее содержание:

7 6 5 4 3 2 1 0

ADCS1 ADCS0   CHS1 CHS0 GO/DONE ADIF ADON

ADON = 0: АЦП не работает и не потребляет тока.

ADON = 1: АЦП работает и занял линии IO.

ADIF — Флаг прерывания по окончанию аналого-цифрового преобра-

зования:

Флаг устанавливается, когда преобразование закончено.

Флаг сбрасывается программно.

GO:/DONE — Этот бит должен быть установлен, чтобы началось пре

образование. Он автоматически сбрасывается аппарат-ным способом, когда преобразование заканчивается.

CHS1 CHS0 — Выбор аналогового канала:

CH1,CH0 = 00: канал 0 (AIN0),

01: канал 1 (AIN1),

10: канал 2 (AIN2),

11: канал 3 (AIN3).

ADCS1 ADCS0 — Выбор частоты преобразования

ADCS0,ADCS0 = 00: fosc/2,

01: fosc/8,

10: fosc/32,

11: fRC (частота от собственного RC генератора).

Подключение аналоговых входов осуществляется следующим образом. Пользователь должен установить регистр ACON1 так, чтобы линии аналоговых сигналов были сконфигурированы как аналоговые входы.

Так как линии аналоговых сигналов запараллелены с цифровыми выходами, которые имеют диоды защиты, подключенные к Vdd и к Vss в обратном направлении, то входной аналоговый сигнал должен будет ограничиваться этими значениями, иногда с увеличением тока в ножку. Чтобы избежать повреждений входных цепей, рекомендуется иметь последовательный ограничивающий резистор не менее 500Ом.

Для источников сигнала, выходное сопротивление не должно быть больше 10 КОм. Тогда максимальная погрешность, вызванная током утечки, составляет +‑ 5 мВ или +‑ 0.25 LSB при Vdd=Vref= 5В (10 КОм * 5мкА). Другая причина ограничения максимального выходного сопротивления источника сигнала -это требование к запоминанию входного сигнала на специальном конденсаторе в схеме выборки-хранения. Для снижения шума иногда добавляют внешний RC фильтр. И в этом случае значение R должно быть таким, чтобы суммарная величина сопротивления не превосходила 10КОм. Любой внешний компонент, подключаемый к аналоговому входу (будь то конденсатор или стабилитрон ), должен иметь очень небольшой ток утечки.

Управляющий регистр АЦП (ADCON1) (Адрес 88h. Значение при включении питания= 00H)имеет следующее содержание:

PCFG1 PCFG1 — Биты, которые определяют конфигурацию ножек RA0 — RA3 (см. табл. 3.4)

Таблица 3.4

Конфигурация выводов RA0-RA3

PCFG1, PCFG0 RA0,RA1 RA2 RA3 Vref
аналоговые входы аналоговый вход аналоговый вход Vdd
аналоговые входы аналоговый вход вход опорного напряжения RA3
налоговые входы цифровой вход цифровой вход Vdd
цифровые входы цифровой вход цифровой вход

Функционирование АЦП в режиме SLEEP осуществляется следующим образом.

При входе в режим Sleep следует сбросить бит ADON в регистре ADCON0, чтобы уменьшить потребление тока.

Если АЦП находился в процессе преобразования ( с использованием RC генератора), то преобразование будет завершено прямо в режиме Sleep. Флаг прерывания ADIF будет взведен и кристалл будет выведен из режима SLEEP, если флаг разрешения прерывания ADIE ранее был установлен. При таком режиме измерения отсутствуют импульсные помехи и обеспечивается максимально возможная точность преобразования, что полезно на высоких тактовых частотах.

Если режим SLEEP инициализируется во время преобразования, которое использует внутренний генератор, как источник тактирования —преобразование будет прервано. В этом случае пользователь должен перезапустить АЦП после выхода из режима Sleep, начав с повторной выборки данных.

Сброс

В PIC 16С71 существуют различия между вариантами сброса:

1) Сброс по включению питания.

2) Сброс по внешнему сигналу /MCLR при нормальной работе.

3) Сброс по внешнему сигналу /MCLR в режиме SLEEP.

4) Сброс по окончанию задержки таймера WDT при нормальной работе.

5) Сброс по окончанию задержки таймера WDT в режимеSLEEP.

Некоторые из специальных регистров при сбросе не инициализируются. Они имеют случайное состояние при включении питания и не изменяются при других видах сбросов. Другая часть специальных регистров инициализируются в «состояние сброса» при всех видах сброса, кроме сброса по окончанию задержки таймера WDT в режиме SLEEP. Просто этот сброс рассматривается как временная задержка в нормальной работе. Есть еще несколько исключений. Программный счетчик всегда сбрасывается в ноль (0000h). Биты статуса TO и PD устанавливаются или сбрасываются в зависимости от варианта сброса. Эти биты используются программой для определения природы сброса. Их значения после сброса приведены в табл.

3.5.

Таблица 3.5


⇐ Предыдущая45678910111213Следующая ⇒


Дата публикования: 2014-12-08; Прочитано: 402 | Нарушение авторского права страницы



studopedia.org — Студопедия.Орг — 2014-2018 год.(0.004 с)…

Подробное описание:

1. Основные технические характеристики

 

PCI Express x1

2

2

14

  • Отсутствие пропуска кодов, гарантированно бит

14

  • Количество эффективных разрядов (ENOB) @ Fвх = 55 МГц, бит (тип.)

11.7*

  • Максимальная частота дискретизации, МГц

125

14

  • Входное сопротивление аналогового входа, Ом

50 + 1

  • Диапазон входного сигнала, В, не более

+ 1**

  • Диапазон выходного сигнала аналогового выхода, В, не более

±2**

  • Среднеквадратичное значение апертурного дребезга

      при температуре +25 С, пс (тип.)

0.3 ***

  • Интегральная нелинейность преобразования, ЕМР (тип.) @55МГц

+ 2.5 *

  • Дифференциальная нелинейность преобразования, ЕМР (тип.) @55МГц

+ 0.25 *

  • Количество входных цифровых линий, не более

4 **

  • Количество выходных цифровых линий, не более

4 **

  • Входное сопротивление линии для цифровых сигналов, Ом

500 + 1

  • Входная емкость линий для цифровых сигналов, пФ, не более

10

  • Уровни входных цифровых сигналов

LVTTL,

LVCMOS33

4x16Mx16

  • Потребляемая мощность, Вт, не более

8

  • Диапазон рабочих температур,  град. С  

0…+70

  • Питание устройства осуществляется через PCI шину персонального компьютера и дополнительный разъем.
  • Плата позволяет устанавливать перепрограммируемые вентильные матрицы фирмыXILINX семейства XC3S1000, XC3S1500 или XC3S2000 – от 1 до 2 млн. вентилей
  • Программирование схемы цифрового автомата осуществляется от микросхемы FlashSPROM, установленной на плате
  • Схема цифрового автомата обработки сигнала может быть изменена по требованию заказчика
  • Плата поддерживает работу PCI Express x1 интерфейса в режиме “Master” (DMA, скорость передачи данных не менее 100 MB/sec)

 

* —  параметры контролируются косвенными методами

** —  уточняется при формировании заказа по ТЗ заказчика.

*** — с внешним генератором синхронизации

 

 2. Общее описание  устройства

 

Состав:

—   базовая плата  с  разъемами для установки мезонина типа PMC;

—   мезонинная плата АЦП/ЦАП  типа  PMC (выпускается в 2-х модификациях – с открытым и закрытым входами)

Устройство предназначено для преобразования аналоговых сигналов в цифровые коды, хранения этих кодов и передачи их по шине PCI Express x1. Аналоговая часть устройства собрана на основе микросхем АЦП фирмы Texas Instruments. Буферный усилитель АЦП имеет входное сопротивление 50 Ом и расчитан на работу с источником сигнала имеющим выходное сопротивление 50 Ом. В случае отсутствия источника сигнала (режим холостого хода) на входе АЦП  ( в версии с открытым входом) присутствует небольшое постоянное смещение. Максимальная тактовая частота составляет 125 МГц (частота записи реализаций в буферную память задается коэффициентом деления тактовой частоты от 1 до 256).  Результаты преобразования записываются в буферную память устройства. Объем записываемой реализации 16M отсчетов по каждому каналу АЦП. Использование ПЛИС семейства Spartan3 фирмы XILINX позволяет перепрограммировать устройство для реализации обработки аналоговых и цифровых сигналов в соответствии с алгоритмами  заказчика.

Антананариву

Типовая конфигурация платы — цифровой осциллограф.  Запуск процесса дискретизации происходит по команде с компьютера или по сигналу входа внешнего запуска и продолжается до заполнения буферной памяти. Объем буферной памяти – 16M слов/16 бит по каждому каналу. Окончание процесса дискретизации отслеживается обработкой аппаратного прерывания или опросом регистров платы. Оцифрованные данные из внутреннего буфера пересылаются в DMA буфер ПК со скоростью не менее 100 MB/sec (работа PCI Express x1 интерфейса в режиме «Master»). Центральный процессор ПК не принимает участие в передаче данных из буферной памяти платы в DMA буфер и в это время может выполнять другие задачи. Плата поддерживает режим работы с внешней или внутренней синхронизацией запуска процесса дискретизации, а также выдачу синхроимпульса запуска внешнего процесса. Установленные на плате ЦАП и отдельная буферная память ЦАП позволяет синтезировать сигналы произвольной формы с частотой дискретизации до 125 МГц. Выдача данных на ЦАП происходит синхронно с  записью данных АЦП. Также плата может быть использована для регистрации цифровых сигналов, используя цифровые входы установленные на плате, и позволяет генерировать цифровые и специальные сигналы на цифровых выходах. Плата выполнена в виде стандартного PCIExpress x1  расширения. 

В комплект поставки входят:

  • плата ADC-DAC125_14;
  • драйвер устройства для операционных систем Windows 2000\XP;
  • тестовое программное обеспечение WIN_DO_Oscilloscope (исходный текст проекта для Delphi 7.0);
  • DLL библиотека функций для использования платы в проектах пользователя;
  • руководство пользователя

Многоканальные системы на базе платы ADC125-14

Получить полное описание платы ADC-DAC125-14

Получить демонстрационную программу

Загрузить новые драйверы для Win7 32 и 64 bit

Доставка синих ромашек в Москве (Antananarivo)

Номенклатура компонентов

ОАО НПО «Физика» занимается выпуском цифро-аналоговых и аналого-цифровых микросхем и микросборок российского производства с последовательным интерфейсом, а также проектирует на основе кристаллов АЦП/ЦАП различные многокристальные модули на заказ.

В число серийно выпускаемых компонентов на данный момент входят:

— АЦП разрядностью 12, 14 бит;

— ЦАП разрядностью 10, 12, 16 бит;

— Источники опорного напряжения на базе 12 разрядного ЦАП со внешним или внутренним стабилитроном;

— Преобразователи «угол-код» (АЦПВТ) для преобразования напряжения, получаемого от синус-косинусных вращающихся трансформаторов, в цифровой код.

Техническая поддержка

Описание последовательного «SL» интерфейса

Все интересующие вас вопросы по поводу аналого-цифровых изделий вы можете задать на форуме, по e-mail: andrey@npofizika.ru, по телефону (495) 381-34-22 или по факсу: (495) 381-45-21, однако прежде убедитесь, что ответа на ваш вопрос нет в списке популярных вопросов.

Добавить комментарий

Закрыть меню